HDL实际就是硬件描述语言，是FPGA设计的基本工具，主要包括verilog HDL和VHDL,有很多人很迷茫，不知学那个，其实两个想想通的，如果你是做C语言的是那么verlog HDL是比较容易入门的，但是VHDL做哪行的设计还是要会的因为有很多程序是VHDL的，尤其是片中硬件的和早期的程序。当然现在比较时髦的应该是System C和System verilog，就像C++一样，但是目前FPGA的厂家基本之支持HDL的综合实现。
What is HDL?
You can find here. Wiki
ISE是xilinx公司的逻辑开发工具，是开发基于HDL的IP只是产权的工具，当然还有系统工具EDK和DSP工具，这里我们只讨论ISE的用法，至于其他的工具可以参考xilinx的帮助文档和咨询xilinx的技术支持部门。ISE和Quatus II类似，开发的方法也是一样的，主要就是实现HDL语言的编译与布局布线，和我们平时画PCB的EDA软件类同，只是我们是用HDL实现电路的描述，而PCB是靠原理图，当然ISE也可以用原理图实现输入，但是在ISE里使用原理图的设计方法目前主要用于系统设计的时候，但是由于拷贝和编辑不太方便，再加上工程师的习惯所致，目前并不被很多人所接受。在大型的系统中是必不可少的。
Modelsim是一款商业的HDL的仿真软件，在全球使用最普遍，功能强大，不过你可以使用它的DEMO版本，当然功能是有限制的。该软件可以实现HDL的仿真，为FPGA的开发带来极大的便利，所以在前期功能验证的时候，都是要进行系统仿真的。大家都只到MCU可以在线调试，但是FPGA却不行，而且编译综合的时间很长，有的打的项目可能要等半天，而当你使用仿真然间的时候就可以像调试MCU那样方便的设置断点，但不运行，观察变量的值，和观察信号的波形，所以对于FPGA的开发来说必须使用仿真工具进行前期的开发，当然ISE也有仿真的功能，但是Modelsim的仿真速度是比ISE快的，而且支持多家的FPGA进行仿真。
Copyright © 2009 chinafpga